메모리 반도체 업계가 AI 시대를 겨냥한 새로운 기술 경쟁을 본격화했다. 지난해에는 고대역폭메모리(HBM)가 유일한 대안이었지만, CXL(컴퓨트 익스프레스 링크)와 PIM 등 새로운 방법들이 상용화에 속도를 높이는 모습이다.

7일 업계에 따르면 메모리 반도체 3사는 CES2024에 인공지능(AI) 컴퓨터를 구동하기 위한 차세대 메모리 솔루션을 공개할 예정이다.

주인공은 단연 HBM이다. SK하이닉스가 지난해 처음 개발한 5세대 제품 HBM3E과 함께 이를 활용한 'AI 포춘텔러'를 전시하고, 삼성전자도 HBM3E를 앞세울 것으로 기대된다. 양사 모두 올 상반기 양산에 나설 예정, 미국 마이크론 역시 올해부터 HBM3를 통해 시장에 본격적으로 뛰어들 계획이다.

HBM은 D램을 뚫어 붙이는 방식으로 대역폭, 데이터가 지나다니는 길을 크게 넓힌 제품이다. 빅데이터를 빠르게 처리하기 위해서는 필수적, 소비 전력도 적고 컴퓨터 면적을 줄이는데도 유용하다. 패키징 기술로 CPU와 GPU 등 로직 반도체까지 함께 합쳐 효율을 더욱 높이는 연구도 진행 중이다.

다만 HBM은 가격이 비싸다는 게 문제다. 다 만든 반도체를 추가로 패키징하는 작업이 필요해 비용이 올라가고 시간이 많이 걸린다. D램을 쌓는 방식 때문에 발열을 잡기도 쉽지 않다. 이미 12단을 쌓는 HBM3부터 난관이 시작되면서 삼성전자가 양산 및 공급에 어려움을 겪은 것으로 알려져있다. 6세대인 HBM4부터는 차세대 기술인 하이브리드 본딩 도입까지도 논의 중이다.

때문에 CES2024에서 주목받는 또다른 기술이 CXL이다. CXL은 컴퓨터 인터페이스인 PCI익스프레스 5.0을 기반으로 하는 기술로, 인텔을 비롯해 삼성전자 등 글로벌 업체들이 함께 개발하고 있다.

CXL은 HBM과 비교해 대역폭이 크지는 않다. HBM3E가 819GBps, 삼성전자가 개발한 CXL 2.0 D램이 35GBps에 불과하다.

대신 CXL은 손쉽게 여러 기기를 바로 연결해 병목을 최소화할 수 있다는 게 장점이다. 대역폭을 높이는 이유가 병목 현상 때문, 대역폭을 높이기 전에 근본적인 문제를 해결한 셈이다.

물리적인 패키징 작업도 필요 없게 한다. HBM에 이어 3D 패키징 등이 주목받는 상황, CXL을 사용하면 그냥 끼우면 높은 성능을 보장할 수 있다. 운용 어려움도 최소화한다.

특히 CXL D램은 고성능 컴퓨팅 비용을 줄이는 가장 합리적인 방법으로 평가된다. 종전까지는 CPU 1개가 사용할 수 있는 메모리가 제한됐던 반면, CXL을 사용하면 무한대로 확장할 수 있다. 그동안 낭비됐던 CPU 성능을 제대로 쓸 수 있다는 의미다. 심지어는 메모리 풀링 기능으로 여러 서버가 메모리를 공유하는 것까지 가능해진다.

PIM(프로세서 인 메모리) 기술도 본격적으로 도입되는 분위기다. 램을 더욱 효율적으로 사용하기 위해서는 데이터를 분석해 병목현상을 최소화하는 등 절차가 필요하기 때문이다. CES2024에 SK하이닉스가 PIM 기술을 공개할 예정인 가운데, 삼성전자도 PIM과 함께 프로세서와 메모리 사이에 끼우는 PNM(프로세서 니어 메모리) 기술을 공개할 것으로 전해진다.

물 밑에서는 미세공정 경쟁도 꾸준하다. 신기술이 쏟아지면서 상대적으로 후순위로 밀려나긴 했지만, 여전히 10나노 벽을 뚫기 위한 노력은 이어가고 있다는 후문이다. 트랜지스터 배열을 바꾸거나 본딩 등 방안이 치열하게 논의 되는 중, 벽을 넘으면 미세공정 경쟁도 재개될 것으로 예상된다.

업계 관계자는 "새로운 패키징이든 인터페이스든 결국은 D램이 어떻게 만들어지냐에 따라 성능과 크키가 좌우된다"며 "미세 공정 경쟁은 반도체 업계 최우선 과제"라고 말했다.